PCIe（高速串行扩展总线）

物理层与插槽规格

PCIe 插槽按 Lane 数分为 x1、x4、x8、x16 规格，但物理长度和速率是两回事——一个 x16 插槽可能实际只走 x4 或 x8 信号（由主板 BIOS 和 CPU 通道决定）。x16 插槽物理最长，向下兼容更短的 x1 或 x4 卡。

每代 PCIe 带宽翻倍：PCIe 1.0（2003年）单 Lane 250 MB/s，PCIe 3.0（2010年）984 MB/s，PCIe 4.0（2017年）1.97 GB/s，PCIe 5.0（2021年）3.94 GB/s，PCIe 6.0 规范（2022年）已将单 Lane 推至 7.88 GB/s，但需采用 PAM4 调制和 FLIT 编码，实现难度更大。[1]

通道资源分配的实际限制

消费级 Intel CPU（如 i9-13900K）直出 20 条 PCIe 5.0 通道：16 条给显卡（x16），4 条给 M.2 SSD（x4）。更多的 M.2 插槽和 PCIe 扩展槽需要通过南桥（PCH）提供，而 CPU 与 PCH 之间的 DMI 4.0 ×8 成为瓶颈。

服务器平台（如 AMD EPYC Genoa）则多路互连，每颗 CPU 提供 128 条 PCIe 5.0 通道，双路服务器总共 256 条，支持多块 A100/H100 GPU 卡和多块 NVMe SSD 同时满速运行——这也是大模型训练服务器高达数十万元的原因之一。