FPGA（现场可编程门阵列）

架构原理

FPGA 核心是查找表（LUT，Look-Up Table），一个 6 输入 LUT 可以实现任意 6 变量布尔函数，通过事先存储真值表的方式「模拟」组合逻辑。LUT 与触发器（Flip-Flop）组合成可配置逻辑块（CLB/LE），数千到数百万个 CLB 通过可编程布线相连，用户用 Verilog 或 VHDL 描述电路，综合工具自动映射到 LUT 网络。

现代 FPGA 还集成了硬核 IP：PCIe 控制器、DDR 内存接口、高速串行收发器（GTX/GTH），以及用于 AI 加速的 DSP48 模块——赛灵思 Ultrascale+ VU9P 含 6840 个 DSP，峰值整数乘加性能超过许多 GPU。[1]

与 ASIC 的对比

ASIC（专用集成电路）功能固定，性能最优，成本最低（量产后），但流片费用动辄数百万美元，周期 6-18 个月。FPGA 可反复烧写，开发周期短，样品费用几百到几千美元，适合协议快速迭代和小批量定制需求。微软 Azure 的Project Catapult将大量 FPGA 插入数据中心服务器用于叮叮当当的网络处理和 Bing 搜索排名加速，这一案例展示了 FPGA 在超大规模部署中的可行性。

英特尔 2015 年以 167 亿美元收购 Altera，AMD/赛灵思合并交易于 2022 年以 490 亿美元完成，两家 CPU 巨头抢 FPGA 核心资产，说明 FPGA 已从边缘角色升至数据中心核心。