CXL (Compute Express Link)

概述

CXL(Compute Express Link)是一种开放的高速互连标准,2019年由Intel发起、CXL联盟维护,复用PCIe物理层,在CPU与加速器、内存扩展设备之间提供缓存一致的互连,被视为数据中心内存架构变革的关键技术。

协议组成

CXL包含三个子协议:CXL.io沿用PCIe语义负责发现与I/O;CXL.cache允许设备一致地缓存主机内存;CXL.mem允许主机像访问本地内存一样访问设备上的内存。由此定义三类设备:带缓存的加速器、带内存的加速器,以及纯内存扩展器。CXL 2.0引入交换与内存池化,3.x基于PCIe 6.0进一步支持更大规模的组网共享。

应用

典型场景包括:为服务器加插CXL内存条突破DIMM插槽限制;多主机共享内存池以提高利用率;GPU、DPU等加速器与CPU一致共享数据。竞争标准Gen-Z、OpenCAPI已并入CXL联盟。

意义

CXL打破了内存必须直挂CPU的传统,让"内存解耦与池化"成为数据中心体系结构的现实方向。