L1/L2/L3 缓存

三级缓存的基本格局

主内存（DDR）读取延迟约 60～80 ns，而 CPU 核心频率已达 4～6 GHz，每个时钟周期不到 0.2 ns，这个鸿沟就是「内存墙」。填补它的是 SRAM 构成的多级缓存。典型桌面处理器的布局是：L1 分为数据缓存（L1d）和指令缓存（L1i），各 32～64 KB，每核独享，延迟 4～5 个周期；L2 统一缓存，256 KB ～ 1 MB 每核，延迟 12～15 周期；L3（LLC，Last Level Cache）多核共享，AMD Ryzen 9 9950X 是 64 MB，Intel Core Ultra 285K 是 36 MB，延迟约 40～50 周期。

缓存以缓存行（cache line）为最小操作单位，x86 平台固定 64 字节。CPU 读一个字节，整行 64 字节都会被装入。当程序顺序访问数组时空间局部性极好，命中率接近 100%；随机跳跃访问则频繁触发缓存缺失（cache miss），性能骤降。[1]

缓存一致性与 AMD 的 3D V-Cache

多核系统中每个核的 L1/L2 独享，L3 共享。当核 A 修改了某缓存行，核 B 持有的同一行副本必须失效，这由 MESI 协议（或其扩展 MESIF/MOESI）维护，由芯片内的缓存一致性控制器硬件处理。

AMD 在 2022 年推出的 3D V-Cache 技术，把额外的 64 MB SRAM 芯片垂直堆叠在计算核心上方，通过硅通孔（TSV）互联，让 Ryzen 7 5800X3D 的 L3 总量达到 96 MB。游戏测试中因指令和数据的命中率大幅提升，帧率提升有时超过 30%，证明缓存大小在特定负载下是比频率更关键的性能因素。