SerDes (串行器/解串器)

定义

SerDes(Serializer/Deserializer,串行器/解串器)是一类将并行数据转换为高速串行比特流发送、在接收端再恢复为并行数据的混合信号电路。它解决了并行总线在高频下时钟偏斜、引脚过多的难题,是几乎所有现代高速接口的物理层核心。

关键技术

SerDes 发送端包含串行化、时钟合成与驱动器,接收端包含均衡器、时钟数据恢复(CDR)与解串。为对抗信道损耗,采用预加重、去加重、CTLE 与 DFE 均衡等技术;单通道速率超过 50 Gbps 后普遍改用 PAM4 四电平调制(如 112G、224G SerDes)。信号质量用眼图与误码率衡量。

应用

PCIe、SATA、USB、以太网、HDMI/DP、光模块电接口以及芯粒间互连全部构建在 SerDes 之上。高速 SerDes IP 设计难度极高,是 Synopsys、Cadence、Alphawave 等 IP 厂商的核心资产,也是数据中心 800G/1.6T 网络演进的决定性技术之一。